전자 장치의 크기가 계속 줄어들고 있지만 더 높은 성능을 요구함에 따라 PCB 설계에서 신호 교차는 점점 더 보편적인 과제가되었습니다.회로판에 명확한 신호가 "잃어"가는 것을 상상해보세요, 궁극적으로 제품의 성능을 저하시키거나 심지어 완전한 고장을 유발합니다. 이러한 문제의 원인은 종종 눈에 띄지 않은 흔적 간격 문제입니다.이 기사에서는 3W 규칙 - 고속 PCB 설계의 기본 원칙 - 을 탐구합니다. 이는 엔지니어가 신호 교란을 최소화하도록 도와줍니다., 회로 성능을 향상시키고 더 신뢰할 수 있는 전자 제품을 만듭니다.

3W 규칙은 PCB 설계에서 널리 채택된 경험적 지침으로 신호 교란을 최소화하기 위해 흔적 사이의 적절한 간격을 보장합니다. 개념은 간단하지만,이 규칙은 초고속 회로 설계에 결정적인3W 원리를 따라 설계자는 효과적으로 전자기 간섭을 줄이고 신호 무결성을 유지하며 궁극적으로 전체 제품 성능과 신뢰성을 향상시킬 수 있습니다.

3W 규칙은 PCB 설계에서 인접한 흔적 사이의 간격이 흔적의 너비의 최소 3배가 되어야 한다고 명시합니다.이 가이드 라인은 주로 평행 경로를 다루고 있으며 그 사이의 전자기 결합 효과를 줄이도록합니다..

3W 규칙의 효과는 우주에서 전자기장의 약화 특성에 기인합니다.한 흔적의 전자기장의 영향을 인접한 흔적에 미치는 영향이 크게 감소합니다.특히 3W 규칙은 두 가지 메커니즘을 통해 교차 스톡을 줄입니다.

• 인덕티브 커플링을 줄여서:평행 흔적은 인덕티브 결합을 나타냅니다. 한 흔적의 전류 변화는 인접한 흔적의 전압을 유발합니다.따라서 인덕티브 커플링에서 크로스 스톡을 줄입니다.
• 용량 결합을 줄이는 것:평행 흔적은 또한 용량 결합을 나타냅니다. 한 흔적의 전압 변화가 인접한 흔적에서 전류를 유발합니다. 더 큰 거리가 상호 용량을 감소시킵니다.용량 결합에서 크로스 스톡을 최소화합니다..

3W 규칙은 이론적 파생보다는 실용적인 엔지니어링 경험에서 나타났습니다. 초기 PCB 설계에서 정확한 시뮬레이션 도구가 부족하여 엔지니어는 경험적 지침에 크게 의존했습니다.3W 규칙은 신호 교란을 피하기 위해 추적 간격을 설정하는 간단한 유리스틱으로 시작되었습니다..

초고속 회로 설계가 발전함에 따라 3W 규칙에 대한 이해가 심화되었습니다. 처음에는 주로 크로스 스톡 제어에 사용되었습니다.이 규칙은 이제 신호 무결성과 전자기 호환성과의 연결을 보여줍니다.현대 PCB 설계는 3W 규칙의 효과에 대한 정확한 평가를 허용하고 컨텍스트별 조정을 가능하게하는 시뮬레이션 도구를 활용합니다.

높은 신호 주파수를 가진 고속 PCB 디자인은 특히 신호 왜곡과 증가된 비트 오류율을 유발할 수 있는 교차 스톡에 민감합니다.3W 규칙은 전자기 결합을 줄이기 위해 흔적 간격을 증가시켜 이를 완화합니다..

신호의 무결성 (전달 중에 원래의 파형의 보존) 은 신뢰할 수 있는 회로 작동의 기초를 형성합니다.3W 규칙은 교차 음성 및 반사를 최소화함으로써 신호 무결성을 지원합니다..

초고속 신호는 전송 중에 전자기장을 생성합니다. 충분한 흔적 간격이 없기 때문에 이러한 필드가 간섭하여 전자기 호환성 문제가 발생합니다.3W 규칙은 증가된 거리를 통해 전자기장을 관리하는 데 도움이됩니다..

PCB 레이아웃에서 3W 규칙을 적용하려면 이 단계별 지침을 따르십시오.

• 추적 폭을 결정합니다:신호 특성 및 임피던스 요구 사항에 기초하여 추적 너비를 설정합니다.
• 최소 간격 계산:3W 규칙을 적용하여 인접한 흔적 사이의 최소 거리를 결정합니다. 흔적 너비의 3배입니다.
• 따라서 경로 추적:모든 인접한 흔적이 적어도 계산된 최소 간격을 유지하도록 보장합니다.
• 지상 비행기를 포함합니다:신뢰성 있는 신호 참조 및 보호 기능을 제공하기 위해 흔적 아래에 연속적인 지상 비행기를 배치하십시오.
• 설계 규칙 검사:PCB 소프트웨어의 디자인 규칙 검사 (DRC) 기능을 사용하여 3W 규칙 준수 여부를 확인합니다.
• 필요에 따라 조정:3W 규칙 요구 사항을 위반하는 레이아웃 요소를 수정하십시오.

다음 과 같은 실용적 인 적용 을 고려 해 보십시오.

• 단면 신호:인접한 단일 끝의 흔적 사이의 흔적 너비의 최소 3배를 유지합니다.
• 이차쌍:차차 쌍 내의 내부 간격을 최소화하여 일관된 차차 임피던스를 유지하면서 차차 쌍과 다른 흔적 사이의 흔적 너비의 최소 3배를 유지합니다.
• 고속 신호:신호 길이를 줄이고, 거리를 최소화하고, 신호 손실과 반사를 줄이기 위해 마이크로 스트립 또는 스트립 라인 구조를 사용합니다.

고밀도 PCB 설계의 공간 제한은 종종 3W 규칙의 완전한 준수를 어렵게 만듭니다. 잠재적 해결책은 다음과 같습니다.

• 사용 가능한 라우팅 공간을 늘리기 위해 다층 보드를 이용
• 더 얇은 흔적과 더 작은 간격
• 맹인 및 묻힌 비아스를 통합하여 통계를 줄이십시오.
• 레이아웃을 최적화하여 추적 길이와 비아를 최소화합니다.

디자이너들은 다음과 같은 오해들을 피해야 합니다.

• 3W 규칙이 모든 신호에 보편적으로 적용되는 것을 가정하면 (대부분 고속, 고정밀 또는 소음 민감 신호에 이익이 된다)
• 3W 컴플라이언스만으로 모든 크로스 스톡을 방지한다고 믿는 것 (트레이스 길이, 카운트, 그리고 지상 평면 설계와 같은 다른 요소도 기여)
• 유일한 설계 지침으로 3W 규칙을 고려 (반장 제어, 전력 무결성 및 EMC 요구 사항 또한 주의를 요구)

다음을 통해 잠재적인 크로스 스톡 문제를 탐지합니다.

• 신호 파동 형태가 왜곡, 오시슬레이션 또는 초과되는 것을 관찰하는 것
• 과도한 신호 소음 측정
• 신호 무결성 및 전자기 호환성 분석을 위한 시뮬레이션 도구를 이용

주소로 확인된 크로스 스토크:

• 추적 간격 조정
• 긴 평행 경로를 피하기 위해 경로 방향 변경
• 민감한 신호 사이의 지상 추적을 구현
• 신호 입력/출력에서 필터 회로를 추가합니다.

3W 규칙은 초고속 PCB 설계에 필수적인 경험적 지침으로 남아 있습니다. 신호 교란을 줄이고 신호 무결성을 향상시키는 데 효과적이지만,설계자는 추가 요소를 고려하고 포괄적 인 최적화를 위해 시뮬레이션 도구를 사용해야합니다.이러한 전체적인 접근을 통해서만 엔지니어들은 현대 전자 요구에 부응하는 고성능, 신뢰할 수 있는 PCB 회로를 개발할 수 있습니다.